 |
|
|
|
Ce
circuit permet détudier le principe de fonctionnement dun
circuit intégré, ladditionneur complet 4 bits, qui additionne
2 nombres binaires de 4 bits, A4A3A2A1
et B4B3B2B1,
et éventuellement un autre bit pouvant représenter la retenue
dune addition antérieure.
Dans cet exemple, seuls 2 nombres binaires de 4 bits sont additionnés.
|
Le résultat
de laddition est directement visualisé sur un afficheur à
7 segments par lintermédiaire dun décodeur BCD
/ 7 segments. Une diode électroluminescente indique si le bit de
retenue (Co) de laddition est égal à 0 ou 1 (Diode
allumée : Co=1 ; Diode éteinte :Co=0).
On visualise également sur des afficheurs à 7 segments,
la valeur en décimal de chacun des deux nombres binaires à
additionner.
|
|
 |
|
|
|
|
Dans
lexemple ci-dessus, le nombre binaire A4A3A2A1
est égal à 0011 (3 en décimal) et le nombre binaire
B4B3B2B1
est égal à 0100 (4 en décimal). Le résultat
de laddition des 2 nombres binaires, A4A3A2A1
et B4B3B2B1,
en décimal est donc 7 (0111 en binaire). |
|
|
|
|
|